【超清版】 GB/Z 43510-2023 集成电路TSV三维封装可靠性试验方法指南
- 文件大小：629.68 KB
- 标准类型：电子信息
- 标准语言：中文版
- 文件类型：PDF文档
- 更新时间：2025-03-21
- 下载次数：
- 标签：
资料介绍
ICS31.200
CCS L55
中华人民共和国国家标准化指导性技术文件
GB/Z43510—2023
集成电路TSV 三维封装可靠性
试验方法指南
IntegratedcircuitTSV3Dpackagingreliabilitytestmethodsguideline
2023-12-28发布2024-04-01实施
国家市场监督管理总局
国家标准化管理委员会发布
前 言
本文件按照GB/T1.1—2020《标准化工作导则 第1部分:标准化文件的结构和起草规则》的规定
起草。
请 注意本文件的某些内容可能涉及专利。本文件的发布机构不承担识别专利的责任。
本文件由中华人民共和国工业和信息化部提出。
本文件由全国半导体器件标准化技术委员会(SAC/TC78)归口。
本文件起草单位:中国电子技术标准化研究院、电子科技大学、华进半导体封装先导技术研发中心
有限公司、中国航天科技集团公司第九研究院第七七一研究所、工业和信息化部电子第五研究所、中国
科学院微电子研究所、中国科学院半导体研究所。
本文件主要起草人:李锟、彭博、肖克来提、吴道伟、周斌、高见头、李文昌。
Ⅰ
GB/Z43510—2023
集成电路TSV 三维封装可靠性
试验方法指南
1 范围
本文件提供了硅通孔(TSV)三维封装的工艺开发验证用可靠性试验方法指南。
本文件适用于采用先通孔、中通孔以及后通孔三种工艺流程制造的TSV 三维封装的工艺验证
试验。
2 规范性引用文件
下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中,注日期的引用文
件,仅该日期对应的版本适用于本文件;不注日期的引用文件,其最新版本(包括所有的修改单)适用于
本文件。
GB/T4937.4 半导体器件 机械和气候试验方法 第4部分:强加速稳态湿热试验(HAST)
GB/T4937.11 半导体器件 机械和气候试验方法 第11部分:快速温度变化 双液槽法
GB/T4937.20 半导体器件 机械和气候试验方法 第20部分:塑封表面安装器件耐潮湿和焊
接热综合影响
GB/T4937.23 半导体器件 机械和气候试验方法 第23部分:高温工作寿命
GB/T4937.30 半导体器件 机械和气候试验方法 第30部分:非密封表面安装器件在可靠性
试验前的预处理
GB/T4937.42 半导体器件 机械和气候试验方法 第42部分:温湿度贮存
GB/T12750 半导体器件 集成电路 第11部分:半导体集成电路分规范(不包括混合电路)
IEC60749-5 半导体器件 机械和气候试验方法 第5部分:稳态温度湿度偏置寿命试验(Semiconductordevices—
Mechanicalandclimatictestmethods—Part5:Steady-statetemperaturehumidity
biaslifetest)
IEC60749-6 半导体器件 机械和气候试验方法 第6部分:高温贮存(Semiconductordevices—
Mechanicalandclimatictestmethods—Part6:Storageathightemperature)
IEC60749-24 半导体器件 机械和气候试验方法 第24部分:无偏置强加速稳态湿热试验
(Semiconductordevices—Mechanicalandclimatictestmethods—Part24:Acceleratedmoistureresistance—
UnbiasedHAST)
IEC60749-29 半导体器件 机械和气候试验方法 第29 部分:闩锁试验(Semiconductor
devices—Mechanicalandclimatictestmethods—Part29:Latch-uptest)
IEC62374 半导体器件 栅极介电层的时间相关(电)介质击穿(TDDB)试验[Semiconductordevices—
Timedependentdielectricbreakdown(TDDB)testforgatedielectricfilms]
IEC62415 半导体器件 恒流电迁移试验(Semiconductordevices—Constantcurrentelectromigrationtest)
3 术语和定义
下列术语和定义适用于本文件。
1
GB/Z43510—2023
3.1
芯片-封装交互作用 chip-to-packageinteraction;CPI
芯片与芯片或芯片与封装之间的应力产生的交互作用。
3.2
叠层 tier
芯片堆叠中每个独立的芯片层。
3.3
凸点下金属 under-bumpmetal;UBM
位于凸点下和芯片间的金属化层。
3.4
硅通孔 through-siliconvia;TSV
贯穿硅晶圆或芯片的垂直互连通路。
3.5
先通孔 via-first
先完成TSV 的制作,再做有源芯片及互连,即TSV 在晶圆前道工序(FEOL)之前制作。
3.6
中通孔 via-middle
先做有源器件,然后制作TSV,最后进行片内互连工艺,即TSV 在FEOL 后,晶圆后道工序
(BEOL)前制作。
注:“中通孔”工艺有时被认为是“先通孔”工艺的一部分。
3.7
后通孔 via-last
先完成有源芯片和有源芯片片内互连层,最后制作TSV,即TSV 在BEOL后制作。
4 TSV 三维封装制造工艺
4.1 概述
与传统单芯片封装结构相比,TSV 三维封装至少包含了2层垂直堆叠的芯片层以及TSV 结构,封
装结构和系统复杂性更高(见图1)。
图1 TSV 三维封装示意图
4.2 制造工艺
TSV 典型工艺流程主要包括:通孔刻蚀、通孔薄膜淀积(SiO2 钝化层、阻挡层、种子层沉积)、通孔
填充、化学机械抛光(CMP)等。其工艺流程依次为:首先使用光刻胶对待刻蚀区域进行标记,然后使用
深反应离子刻蚀法(DRIE)在晶圆的一面刻蚀出盲孔;依次使用化学沉积(CVD)形成二氧化硅(SiO2)
2<
CCS L55
中华人民共和国国家标准化指导性技术文件
GB/Z43510—2023
集成电路TSV 三维封装可靠性
试验方法指南
IntegratedcircuitTSV3Dpackagingreliabilitytestmethodsguideline
2023-12-28发布2024-04-01实施
国家市场监督管理总局
国家标准化管理委员会发布
前 言
本文件按照GB/T1.1—2020《标准化工作导则 第1部分:标准化文件的结构和起草规则》的规定
起草。
请 注意本文件的某些内容可能涉及专利。本文件的发布机构不承担识别专利的责任。
本文件由中华人民共和国工业和信息化部提出。
本文件由全国半导体器件标准化技术委员会(SAC/TC78)归口。
本文件起草单位:中国电子技术标准化研究院、电子科技大学、华进半导体封装先导技术研发中心
有限公司、中国航天科技集团公司第九研究院第七七一研究所、工业和信息化部电子第五研究所、中国
科学院微电子研究所、中国科学院半导体研究所。
本文件主要起草人:李锟、彭博、肖克来提、吴道伟、周斌、高见头、李文昌。
Ⅰ
GB/Z43510—2023
集成电路TSV 三维封装可靠性
试验方法指南
1 范围
本文件提供了硅通孔(TSV)三维封装的工艺开发验证用可靠性试验方法指南。
本文件适用于采用先通孔、中通孔以及后通孔三种工艺流程制造的TSV 三维封装的工艺验证
试验。
2 规范性引用文件
下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中,注日期的引用文
件,仅该日期对应的版本适用于本文件;不注日期的引用文件,其最新版本(包括所有的修改单)适用于
本文件。
GB/T4937.4 半导体器件 机械和气候试验方法 第4部分:强加速稳态湿热试验(HAST)
GB/T4937.11 半导体器件 机械和气候试验方法 第11部分:快速温度变化 双液槽法
GB/T4937.20 半导体器件 机械和气候试验方法 第20部分:塑封表面安装器件耐潮湿和焊
接热综合影响
GB/T4937.23 半导体器件 机械和气候试验方法 第23部分:高温工作寿命
GB/T4937.30 半导体器件 机械和气候试验方法 第30部分:非密封表面安装器件在可靠性
试验前的预处理
GB/T4937.42 半导体器件 机械和气候试验方法 第42部分:温湿度贮存
GB/T12750 半导体器件 集成电路 第11部分:半导体集成电路分规范(不包括混合电路)
IEC60749-5 半导体器件 机械和气候试验方法 第5部分:稳态温度湿度偏置寿命试验(Semiconductordevices—
Mechanicalandclimatictestmethods—Part5:Steady-statetemperaturehumidity
biaslifetest)
IEC60749-6 半导体器件 机械和气候试验方法 第6部分:高温贮存(Semiconductordevices—
Mechanicalandclimatictestmethods—Part6:Storageathightemperature)
IEC60749-24 半导体器件 机械和气候试验方法 第24部分:无偏置强加速稳态湿热试验
(Semiconductordevices—Mechanicalandclimatictestmethods—Part24:Acceleratedmoistureresistance—
UnbiasedHAST)
IEC60749-29 半导体器件 机械和气候试验方法 第29 部分:闩锁试验(Semiconductor
devices—Mechanicalandclimatictestmethods—Part29:Latch-uptest)
IEC62374 半导体器件 栅极介电层的时间相关(电)介质击穿(TDDB)试验[Semiconductordevices—
Timedependentdielectricbreakdown(TDDB)testforgatedielectricfilms]
IEC62415 半导体器件 恒流电迁移试验(Semiconductordevices—Constantcurrentelectromigrationtest)
3 术语和定义
下列术语和定义适用于本文件。
1
GB/Z43510—2023
3.1
芯片-封装交互作用 chip-to-packageinteraction;CPI
芯片与芯片或芯片与封装之间的应力产生的交互作用。
3.2
叠层 tier
芯片堆叠中每个独立的芯片层。
3.3
凸点下金属 under-bumpmetal;UBM
位于凸点下和芯片间的金属化层。
3.4
硅通孔 through-siliconvia;TSV
贯穿硅晶圆或芯片的垂直互连通路。
3.5
先通孔 via-first
先完成TSV 的制作,再做有源芯片及互连,即TSV 在晶圆前道工序(FEOL)之前制作。
3.6
中通孔 via-middle
先做有源器件,然后制作TSV,最后进行片内互连工艺,即TSV 在FEOL 后,晶圆后道工序
(BEOL)前制作。
注:“中通孔”工艺有时被认为是“先通孔”工艺的一部分。
3.7
后通孔 via-last
先完成有源芯片和有源芯片片内互连层,最后制作TSV,即TSV 在BEOL后制作。
4 TSV 三维封装制造工艺
4.1 概述
与传统单芯片封装结构相比,TSV 三维封装至少包含了2层垂直堆叠的芯片层以及TSV 结构,封
装结构和系统复杂性更高(见图1)。
图1 TSV 三维封装示意图
4.2 制造工艺
TSV 典型工艺流程主要包括:通孔刻蚀、通孔薄膜淀积(SiO2 钝化层、阻挡层、种子层沉积)、通孔
填充、化学机械抛光(CMP)等。其工艺流程依次为:首先使用光刻胶对待刻蚀区域进行标记,然后使用
深反应离子刻蚀法(DRIE)在晶圆的一面刻蚀出盲孔;依次使用化学沉积(CVD)形成二氧化硅(SiO2)
2<